|  |
| --- |
|  |
| МИНОБРНАУКИ РОССИИ |
| Федеральное государственное бюджетное образовательное учреждение  высшего образования  **«МИРЭА - Российский технологический университет»**  **РТУ МИРЭА** |

Институт Информационных Технологий

Кафедра Вычислительной Техники (ВТ)

**ОТЧЁТ ПО ПРАКТИЧЕСКОЙ РАБОТЕ №** 1

«Аппаратные ресурсы ПЛИС. Арифметические операции»

по дисциплине

«Схемотехника устройств компьютерных систем»

|  |  |
| --- | --- |
| Выполнил студент группы  ИВБО-08-22 | Стецюк В.В. |
| Принял ассистент кафедры ВТ | Дуксин Н.А. |
| Практическая работа выполнена | «\_\_»\_\_\_\_\_\_\_2024 г. |
| «Зачтено» | «\_\_»\_\_\_\_\_\_\_2024 г. |

Москва 2024

# АННОТАЦИЯ

Данная работа включает в себя 26 рисунков и 6 листингов. Общее количество страниц в работе — 19.

# СОДЕРЖАНИЕ

[ВВЕДЕНИЕ 4](#_Toc159614807)

[1 РЕАЛИЗАЦИЯ ФУНКЦИИ С БЕЗЗНАКОВЫМИ ОПЕРАНДАМИ 5](#_Toc159614808)

[1.1 Реализация функции и анализ задействованных для этого аппаратных ресурсов 5](#_Toc159614809)

[1.2 Реализация функции с операндами большей разрядности и анализ задействованных для этого аппаратных ресурсов 7](#_Toc159614810)

[2 РЕАЛИЗАЦИЯ ФУНКЦИИ СО ЗНАКОВЫМИ ОПЕРАНДАМИ 11](#_Toc159614811)

[2.1 Реализация функции со знаковыми операндами и анализ задействованных для этого аппаратных ресурсов 11](#_Toc159614812)

[2.2 Реализация функции со знаковыми операндами большей разрядности и анализ задействованных для этого аппаратных ресурсов 13](#_Toc159614813)

[ЗАКЛЮЧЕНИЕ 18](#_Toc159614814)

[СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ 19](#_Toc159614815)

# ВВЕДЕНИЕ

В данной практической работе необходимо рассмотреть различные варианты реализации заданной схемы, согласно персональному варианту и проанализировать результаты синтеза и имплементации.

Персональный вариант:

# РЕАЛИЗАЦИЯ ФУНКЦИИ С БЕЗЗНАКОВЫМИ ОПЕРАНДАМИ

## Реализация функции и анализ задействованных для этого аппаратных ресурсов

Название модуля верхнего уровня – «main». Модуль имеет входные порты «a», «b», «c» и «d», а также выходной порт «res».

С помощью оператора непрерывного присваивания «assign» к выходному порту «res» подключается результат выражения, данного по персональному варианту: «a - b << c \* d».

Код модуля верхнего уровня представлен в Листинге 1.1 [1].

*Листинг 1.1 – Реализация функции с беззнаковыми операндами*

module main(

input a, b, c, d,

output [1:0] res);

assign res = a - b << c \* d;

endmodule

Анализируя данный код, имеем входы в один бит размером, следовательно, логика вычислений не будет сложной.

Произведены синтез и имплементация [2]. Использованные аппаратные ресурсы представлены на Рисунках 1.1, 1.2 и 1.3.




Рисунок 1.1 — Размещение модуля на устройстве




Рисунок 1.2 — Отчет по использованию аппаратных ресурсов




Рисунок 1.3 — Расширенный отчет по использованию аппаратных ресурсов




Рисунок 1.4 — RTL схема




Рисунок 1.5 — Таблица истинности




Рисунок 1.6 — Схема на этапе имплементации

## Реализация функции с операндами большей разрядности и анализ задействованных для этого аппаратных ресурсов

После увеличения ширины входов и выходов можно увидеть, что использование умножения, как аппаратно-затратной операции, приводит к быстрому росту количества использованных LUT.

Код модуля верхнего уровня для реализации функции с операндами разрядности 3 представлен в Листинге 1.2.

*Листинг 1.2 – Реализация функции с беззнаковыми операндами разрядности 3*

module main(

input [2:0] a,

input [2:0] b,

input [2:0] c,

input [2:0] d,

output [3:0] res);

assign res = a - b << c \* d;

endmodule

Произведены синтез и имплементация. Использованные аппаратные ресурсы представлены на Рисунках 1.3, 1.4 и 1.5.




Рисунок 1.7 — Размещение модуля на устройстве




Рисунок 1.8 — Отчет по использованию аппаратных ресурсов




Рисунок 1.9 — Расширенный отчет по использованию аппаратных ресурсов

Было задействовано 10 LUT, что подтверждает выдвинутые предположения. Количество использованных LUT растёт вместе с количеством входов.

Повысив количество разрядов входных переменных еще сильнее получаем код модуля представленный в Листинге 1.3.

*Листинг 1.3 – Реализация функции с беззнаковыми операндами разрядности 8*

module main(

input [7:0] a,

input [7:0] b,

input [7:0] c,

input [7:0] d,

output [8:0] res);

assign res = a - b << c \* d;

endmodule

Анализируя данный код, ожидается, высокое задействование входов и выходов, очередное увеличение ширины входных шин еще больше увеличивает количество задействованных LUT.

Произведены синтез и имплементация. Использованные аппаратные ресурсы представлены на Рисунках 1.7, 1.8 и 1.9.




Рисунок 1.10 — Размещение модуля на устройстве




Рисунок 1.11 — Отчет по использованию аппаратных ресурсов




Рисунок 1.12 — Расширенный отчет по использованию аппаратных ресурсов

Было задействовано 57 LUT (0,09%), 41 элемент IO, что соответствует выдвинутым ранее предположениям.

Также на Рисунке 1.13 представлена столбиковая диаграмма зависимости количества задействованных LUT от ширины входов нашего модуля для беззнаковой логики. По этой диаграмме легко сделать вывод о том, что для заданной операции количество задействованной логики для реализации стремительно растет с увеличением ширины входных шин.




Рисунок 1.13 — Столбиковая диаграмма

# РЕАЛИЗАЦИЯ ФУНКЦИИ СО ЗНАКОВЫМИ ОПЕРАНДАМИ

## Реализация функции со знаковыми операндами и анализ задействованных для этого аппаратных ресурсов

Код модуля верхнего уровня для реализации функции со знаковыми операндами разрядности 2 представлен в Листинге 2.1.

*Листинг 2.1 – Реализация функции со знаковыми операндами*

module main(

input signed [1:0] a,

input signed [1:0] b,

input signed [1:0] c,

input signed [1:0] d,

output signed [2:0] res);

assign res = a - b << c \* d;

endmodule

Анализируя данный код, не ожидается, высокого задействования аппаратных ресурсов, не смотря на наличие знаковых переменных.

Произведены синтез и имплементация. Использованные аппаратные ресурсы представлены на Рисунках 2.1, 2.2 и 2.3.




Рисунок 2.1 — Размещение модуля на устройстве




Рисунок 2.2 — Отчет по использованию аппаратных ресурсов




Рисунок 2.3 — Расширенный отчет по использованию аппаратных ресурсов




Рисунок 2.4 — Схема на этапе имплементации




Рисунок 2.5 — Таблица истинности




Рисунок 2.6 — RTL схема

## Реализация функции со знаковыми операндами большей разрядности и анализ задействованных для этого аппаратных ресурсов

При увеличении разрядности входных переменных ожидается увеличение количества использованных LUT. В том числе ожидается использование большего количества аппаратных ресурсов, по сравнению с аналогичным без знакового типа, в связи затрат на дополнительный код.

Код модуля верхнего уровня для реализации функции со знаковыми операндами разрядности 4 представлен в Листинге 2.2.

*Листинг 2.2 – Реализация функции со знаковыми операндами разрядности 4*

module main(

input signed [3:0] a,

input signed [3:0] b,

input signed [3:0] c,

input signed [3:0] d,

output signed [4:0] res);

assign res = a - b << c \* d;

endmodule

Произведены синтез и имплементация. Использованные аппаратные ресурсы представлены на Рисунках 2.4, 2.5 и 2.6.




Рисунок 2.7 — Размещение модуля на устройстве




Рисунок 2.8 — Отчет по использованию аппаратных ресурсов




Рисунок 2.9 — Расширенный отчет по использованию аппаратных ресурсов

Было задействовано 18 LUT, что сходится с выдвинутыми предположениями.   
 Повысив количество разрядов входных переменных еще сильнее получаем код модуля представленный в Листинге 2.3.

*Листинг 2.3 – Реализация функции со знаковыми операндами разрядности 9*

module main(

input signed [8:0] a,

input signed [8:0] b,

input signed [8:0] c,

input signed [8:0] d,

output signed [9:0] res);

assign res = a - b << c \* d;

endmodule

Произведены синтез и имплементация. Использованные аппаратные ресурсы представлены на Рисунках 2.7, 2.8 и 2.9.



Рисунок 2.10 — Размещение модуля на устройстве




Рисунок 2.11 — Отчет по использованию аппаратных ресурсов




Рисунок 2.12 — Расширенный отчет по использованию аппаратных ресурсов

На Рисунке 2.13 представлена столбиковая диаграмма для анализа используемых аппаратных ресурсов. Сравнив ее с первой диаграммой, можно сделать логичный вывод - знаковая логика задействует больше аппаратных ресурсов, но в зависимости от сложности функции и её реализации, дополнительные аппаратурные ресурсы могут не потребоваться.




Рисунок 2.13 — Столбиковая диаграмма

# ЗАКЛЮЧЕНИЕ

В ходе практической работы рассмотрены различные варианты реализации заданной схемы, проанализированы результаты синтеза и имплементации: при увеличении числа разрядов, количество затрачиваемых аппаратных ресурсов заметно увеличивается, знаковые операнды также влияют на количество затрачиваемых ресурсов.

# СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ

1. Методические указания по ПР № 1 — URL: https://online-edu.mirea.ru/pluginfile.php?file=%2F1225651%2Fmod\_assign%2Fintroattachment%2F0%2F%D0%9F%D1%80%D0%B5%D0%B7%D0%B5%D0%BD%D1%82%D0%B0%D1%86%D0%B8%D1%8F\_%D0%9F%D1%80%D0%B0%D0%BA%D1%82%D0%B8%D0%BA%D0%B0\_1.pdf&amp;forcedownload=1 (Дата обращения: 27.02.2024).

2. Тарасов И.Е. ПЛИС Xilinx. Языки описания аппаратуры VHDL и Verilog, САПР, приемы проектирования. — М.: Горячая линия — Телеком, 2021. — 538 с.: ил.

3. Смирнов С.С. Информатика [Электронный ресурс]: Методические указания по выполнению практических и лабораторных работ / С.С. Смирнов — М., МИРЭА — Российский технологический университет, 2018.